#3D NAND
•

美光NAND Flash技術教學：從基礎原理、3D NAND架構到Charge Trap、QLC/PLC、CuA與WoW

🔷從F-N隧穿、Vt控制到3D NAND高層堆疊，拆解Flash記憶體底層技術 🔷聚焦可靠性、QLC/PLC、CuA與WoW，展望下一代NAND Scaling路線 在AI大模型、資料中心和高性能計算持續推高記憶體需求的今天，NAND Flash正在迎來一場從器件結構到製造工藝的深層變革。從早期的2D NAND、Floating Gate，到如今的3D NAND、Charge Trap、TLC/QLC以及數百層垂直堆疊，NAND提升記憶體密度的方式已經從“橫向微縮”全面轉向“縱向堆疊”。但層數越堆越高，新的問題也隨之出現 高深寬比刻蝕、Vt漂移、Program/Read Disturb、資料保持、橫向電荷遷移以及寫入性能，都在成為下一階段Scaling的關鍵瓶頸。 今天，小編就結合這份美光技術資料，從NAND最底層的F-N隧穿與Program/Erase原理講起，一路拆解3D NAND結構、Charge Trap、可靠性、高層堆疊、QLC/PLC、CuA、WoW等關鍵技術，並進一步看看一個更值得關注的方向——當Flash不再只是“存資料”，而開始參與AI存內計算，NAND的下一場技術變革究竟會走向那裡。
美光NAND Flash技術教學：從基礎原理、3D NAND架構到Charge Trap、QLC/PLC、CuA與WoW
科技#美光#NAND Flash#3D NAND
•

HBM之後，HBF來了：3D NAND+TSV+UCIe，512GiB與3.072TB/s重構AI記憶體架構！

🔷不取代HBM，而是擴展HBM：高頻寬Flash將TB級容量進一步推向xPU身邊 🔷模型權重、KV Cache與MoE成為關鍵場景，AI記憶體層級迎來重新劃分 隨著大模型參數規模持續膨脹、Context Length不斷拉長，AI晶片面臨的挑戰已經不只是“算力夠不夠”，Memory Wall正在成為制約GPU/TPU/xPU繼續擴展的重要瓶頸。HBM雖然擁有極高頻寬，但容量擴展壓力越來越突出；傳統NAND容量足夠大，卻又很難滿足AI計算對近端高頻寬資料訪問的需求。正是在這樣的背景下，High Bandwidth Flash（HBF）開始走向台前——它試圖把Flash從傳統記憶體層直接搬到xPU身邊，在HBM與SSD之間建立一個全新的高頻寬、大容量Memory Tier。 這次，小編就帶大家詳細看看這份HBF High-Level Base Die Specification。從3D NAND Stack、Base Die、TSV，到16通道Wide-I/O、UCIe/AXI互連，再到512GiB+容量與最高3.072TB/s目標有效頻寬，HBF正在嘗試用“高平行NAND+先進封裝+Chiplet互連”重新定義Flash的性能邊界。
HBM之後，HBF來了：3D NAND+TSV+UCIe，512GiB與3.072TB/s重構AI記憶體架構！
科技#HBM#HBF#3D NAND
•

TEL 展望未來十年的晶圓鍵合：3D 晶片正從"兩片拼"走向"四片疊"

半導體裝置巨頭東京電子（TEL）在 2026 年 9 月 2 日的投資者路演中，披露了一份晶圓鍵合（Wafer Bonder）技術路線圖。未來十年，3D 晶片的發展方向已經很清楚，鍵合的晶圓數量要變多，對準精度要更嚴，晶圓翹曲和畸變是必須解決的兩大難題。 從兩片到四片，鍵合越來越複雜 路線圖包含Logic、NAND 快閃記憶體和 DRAM 三大產品線，時間延續到十年後。最顯眼的變化在邏輯晶片： 2025–2026 年前後，主要仍是單片或兩片晶圓等級的鍵合應用；
TEL 展望未來十年的晶圓鍵合：3D 晶片正從"兩片拼"走向"四片疊"
科技#TEL#東京電子#3D IC
•

從BiCS10到HBF：閃迪如何突破AI Memory Wall，重構下一代記憶體架構？

🔷從332層3D NAND、QLC到高頻寬快閃記憶體HBF 🔷閃迪全面佈局AI推理時代下一代記憶體技術 隨著AI算力競爭從訓練逐步走向推理，記憶體正在成為一個越來越關鍵、卻常常被低估的環節。 看完Sandisk這份資料，我最大的感受是：AI正在重新定義NAND Flash的角色。 過去我們談NAND，更多關注的是容量、成本和價格周期，但現在，隨著KV Cache、Agentic AI和大模型推理持續擴張，Flash正在從傳統“記憶體介質”逐步走向AI系統中的關鍵Memory/Storage層。尤其是BiCS10、QLC、CBA以及HBF（High Bandwidth Flash）等新技術的推進，正在把NAND帶入一個全新的技術周期。
從BiCS10到HBF：閃迪如何突破AI Memory Wall，重構下一代記憶體架構？
科技#Sandisk#3D NAND#AI推理
•

300層NAND面臨物理極限

研究機構SemiAnalysis分析指出，3D NAND堆疊層數突破300層，傳統鎢制字元線（word line）已在三方面逼近物理極限，讓“鉬”從製程最佳化材料，變成必要的替代材料，意味著NAND製造正迎來關鍵材料轉型。 對300層以上的NAND而言，鉬不是最佳化選項，而是必要材料。 3D NAND大約十年前就停止橫向微縮，改以垂直堆疊提高記憶體密度，但當堆疊層數超過約300層後，連接各記憶單元的鎢制字元線便面臨三大物理瓶頸：電阻過高、含氟化學製程導致漏電，以及超深孔難以有效填充。 相較下，鉬在奈米維度互連線的電阻較低，可提升讀寫速度，且不需要使用含氟化學製程，可避免漏電問題，在高深寬比結構中的填充能力也更好。
300層NAND面臨物理極限
科技#SK海力士#SemiAnalysis#3D NAND
•

長江記憶體 IPO 全景：330 億募資擴產，盈利爆發式增長，出貨量躋身全球前三

長江記憶體（YMTC）科創板 IPO 相關經營資料與募資規劃正式披露，這家中國 3D NAND 快閃記憶體龍頭正站在盈利拐點、產能擴張與技術升級的關鍵節點。擬募資 330 億元（約合 46.1 億美元）聚焦產線升級與研發投入，2026 年一季度業績大幅躍升，全球 NAND 出貨量份額已攀升至全球第三，成為全球記憶體產業的核心增長力量。 募資 330 億，用於產能與研發雙投入 本次科創板 IPO 擬募集資金總額 330 億元，資金投向清晰：63%（約 208 億元）用於生產產線升級，37%（約 122 億元）投向研發，以 “產能擴張 + 技術攻關” 雙路徑鞏固競爭力。 2026 年第一季度，公司經營資料迎來爆發：單季度營收達 470.4 億元，歸母淨利潤 333.79 億元，單季淨利潤規模已達到 2025 年全年的 2.35 倍；季度毛利率高達 76.77%，產能利用率達 98.02%，產銷處於滿負荷景氣狀態。 三年跨越虧損周期，盈利彈性持續釋放
長江記憶體 IPO 全景：330 億募資擴產，盈利爆發式增長，出貨量躋身全球前三
A股#長江存儲#IPO#3D NAND
•

SemiAnalysis：閃存製造正「由鎢轉鉬」

SemiAnalysis分析，3D NAND閃存堆疊層數突破300層後，鎢字線在電阻、化學相容性和深孔填充三方面均觸及物理極限，鉬成為強制替代材料。三星已於2024年量產，美光2025年跟進，SK海力士計劃2026年底推出375層鉬工藝產品。預計鉬沉積設備市場2027年銷售額超10億美元。 8月23日，半導體行業研究機構SemiAnalysis在X平台發佈系列推文，闡述3D NAND閃存製造從鎢（Tungsten，W）向鉬（Molybdenum，Mo）轉型的技術邏輯。 3D NAND大約十年前就停止了橫向縮小，轉而靠垂直堆疊層數來提升記憶體密度。但當層數突破約300層後，連接每個記憶體單元的鎢字線（word lines）遭遇了物理瓶頸：電阻過高、基於氟的化學工藝導致漏電，以及在超深孔中無法完成有效填充。 SemiAnalysis在推文表示：「鉬不是一種優化，是300層以上NAND的必選項。」
SemiAnalysis：閃存製造正「由鎢轉鉬」
科技#SemiAnalysis#3D NAND#鉬替代鎢
•

鎧俠首發BiCS10 3D NAND 332層選擇背後的真實算盤

鎧俠首發BiCS10 3D NAND 332層選擇背後的真實算盤 7月2日到3日之間，鎧俠（KIOXIA）連續對外公佈了一件事：其第10代BiCS FLASH 3D NAND技術，也就是行業俗稱的BiCS10，已經開始向客戶送樣。產品形態是1Tb（terabit）TLC顆粒，生產地點鎖定在岩手縣北上工廠Fab2。日經隨後補充了一個更關鍵的時間點——量產目標定在2027年。 這條新聞表面上是又一次工藝代際升級的例行播報，但拆開看，裡面藏著鎧俠在層數競賽裡的一次公開表態，也藏著整個NAND行業在AI儲存需求爆發下的結構性變化。 參數速覽
鎧俠首發BiCS10 3D NAND 332層選擇背後的真實算盤
科技#鎧俠#KIOXIA#CBA